快乐学习
一个网站喵查铺子（catpuzi.com）全搞定~
A、该触发器对CLK信号的高电平敏感。
B、该触发器对CLK信号的低电平敏感。
C、该触发器对CLK信号的上升沿敏感。
D、该触发器对CLK信号的下降沿敏感。
喵查答案：该触发器对CLK信号的上升沿敏感。
……继续阅读 »
A、16
B、11
C、12
D、3
喵查答案：12
……继续阅读 »
A、0
B、1
C、z
D、x
喵查答案：1
……继续阅读 »
A、
D、==
喵查答案：=
……继续阅读 »
A、
喵查答案：<=
……继续阅读 »
A、if-else
B、case
C、casez
D、repeat
喵查答案：repeat
……继续阅读 »
A、while
B、for
C、casez
D、repeat
喵查答案：casez
……继续阅读 »
A、5’b11010
B、4’b1000
C、5’b10110
D、3’b110
喵查答案：5’b10110
……继续阅读 »
触发器的状态通常指输出端的状态。
A、正确
B、错误
喵查答案：错误
……继续阅读 »
A、正确
B、错误
喵查答案：正确
……继续阅读 »
A、正确
B、错误
喵查答案：正确
……继续阅读 »
A、正确
B、错误
喵查答案：错误
……继续阅读 »
A、正确
B、错误
喵查答案：错误
……继续阅读 »
A、正确
B、错误
喵查答案：错误
……继续阅读 »
A、正确
B、错误
喵查答案：正确
……继续阅读 »
![下列Verilog HDL程序所描述的是一个计数器，该计数器的模是（ ）<strong>module </strong>count(CLK,OUT);<strong>inp</strong>ut CLK; <strong>output reg</strong> [3:0] OUT; <strong>always </strong>@(<strong>negedge</strong> CLK)<strong>begin </strong> <strong>if</strong>(OUT = =4’d11) OUT <= 0;<strong>else</strong> OUT <= OUT +1;<strong> end</strong> <strong>endmodule</strong>](http://www.catpuzi.com/wp-content/themes/Git-alpha/timthumb.php?src=http://www.catpuzi.com/wp-content/themes/Git-alpha/assets/img/pic/9.jpg&h=160&w=260&q=90&zc=1&ct=1)
