A、正确
B、错误
喵查答案：正确
Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块
-
当TTL与非门的输入端悬空时相当于输入为逻辑1 -
普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件 -
三态门的三种状态分别为：高电平、低电平、不高不低的电压 -
TTL OC门（集电极开路门）的输出端可以直接相连，实现线与
- 定义如下变量和数组： int k; int a[3][3]={1,2,3,4,5,6,7,8,9}; 则下面语句的输出结果是________。 for(k=0;k<3;k++) printf("%d ",a[k][2-k]);
- 下面程序的运行结果是________int main(){ int a[6],i; for(i=1;i3))%5; printf(“%2d”,a[i]); } return 0;}
- 定义如下的变量和数组int i;int y[2][3]={2,4,6,8,10,12}则下面语句输出结果for(i=0;i<2;i++)printf("%d ",y[1-i][i+1]);
- 以下程序段给数组所有的元素的输入数据，请选择正确的答案#includemain(){float x[5],m=0;while(m<5)scanf(“%.2f”,______);}
- 要求下面的程序运行后，显示如下结果：2 10 4 61 5 2 32 4 7 85 1 3 2则程序中的划线处应填入________.#include void main( ){ int a[4][4]={ ________ }; int i,j; for(i=0;i<4;i++) {for(j=0;j<4;j++) printf("%4d",a[i][j]); printf("\n"); }
- 执行下面的程序段后,变量a中的值为int a=3, s[5]={1};s[0]=a; a=s[2]*10;
- 执行下面的程序段后,变量a中的值为int a=3, s[5]={1,2};s[0]=a; a=s[2]*10;
- 下列程序执行后的输出结果是int a[3][3]={1,2,3,4,5,6,7,8,9};printf(“%d \n”,a[1][2]);