快乐学习 一个网站喵查铺子（catpuzi.com）全搞定~
> 中国大学MOOC答案 > 下列Verilog HDL程序所描述电路功能是（   ）module ShiftReg (Q,Din,CP,CLR_);   input Din;             //Serial Data inputs         input CP, CLR_;        //Clock and Reset   output reg [3:0] Q;    //Register output   always @ (posedge CP or negedge CLR_)     if (!CLR_) Q <= 4'b0000;     else begin            //Shift right        Q[0] <= Din;    Q[3:1] <= Q[2:0];      endendmodule

下列Verilog HDL程序所描述电路功能是（   ）module ShiftReg (Q,Din,CP,CLR_);   input Din;             //Serial Data inputs         input CP, CLR_;        //Clock and Reset   output reg [3:0] Q;    //Register output   always @ (posedge CP or negedge CLR_)     if (!CLR_) Q <= 4'b0000;     else begin            //Shift right        Q[0] <= Din;    Q[3:1] <= Q[2:0];      endendmodule

中国大学MOOC答案 数据帝 2024-04-15 扫描二维码

A、移位寄存器
B、并行寄存器
C、计数器
D、分频器
喵查答案：移位寄存器

喜欢 (0)
关于作者：
作者主页